Minimal instruction set computer

Cet article est une ébauche concernant l’informatique théorique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

Minimal instruction set computer (MISC) est une architecture processeur avec un nombre d'opérations basiques (et d'opcodes correspondant) très réduit. De tels jeux d'instructions sont généralement basés sur une pile plutôt que sur des registres afin de réduire la taille des spécificateurs d'opérande. Une telle architecture de machine à pile est par nature plus simple de par le fait que toutes les instructions opèrent sur la plus haute des entrées de la pile.

Avantages

Les principaux avantages sont un jeu d'instructions plus petit, une unité de décodage des instructions plus petite et plus rapide, et une exécution des instructions individuelles généralement plus rapide.

Inconvénients

Le revers de la médaille est que les instructions ont tendance à avoir une dépendance séquentielle plus grande, réduisant le niveau de parallélisme (en).

Liens

Les architectures MISC ont beaucoup en commun avec le langage de programmation Forth, ainsi qu'avec la machine virtuelle java.

Commercialisation

Le plus grand succès commercial du MISC est probablement le Transputer d'INMOS.

Voir aussi

Complex instruction set computer (CISC)
Reduced instruction set computer (RISC)
One instruction set computer (OISC)
Zero instruction set computer (ZISC)

Source

(en) Cet article est partiellement ou en totalité issu de l’article de Wikipédia en anglais intitulé « Minimal instruction set computer » (voir la liste des auteurs).

Liens externes

Design de puces Forth MISC
SeaForth-24 - Le dernier modèle MISC multi-cœur de Chuck Moore.
Variantes de MISC

v · m

Technologies de processeur

Chronologie des microprocesseurs
Semi-conducteur
Transistor

Modèles

Architecture

Général	Microarchitecture Architecture de type Harvard Architecture de von Neumann Architecture Dataflow Transport triggered architecture Boutisme Mémoire Non uniform memory access (NUMA) Hiérarchie de mémoire Mémoire virtuelle Bus informatique Réseau systolique
Mots	Architecture 8 bits 15 bits (Apollo Guidance Computer) 16 bits 22 bits (Zuse 3) 32 bits 40 bits 50 bits (Atanasoff–Berry Computer) 64 bits 128 bits

Instruction

Jeu	Processeur basé sur la pile Processeur de signal numérique Processeur vectoriel Microprocesseur à jeu d'instructions étendu (CISC) Processeur à jeu d'instructions réduit (RISC) Very long instruction word (VLIW) Explicitly parallel instruction computing (EPIC) Explicit data graph execution (en) (EDGE) Minimal instruction set computer (MISC) Ordinateur à jeu d'instruction unique (OISC) Zero instruction set computer (ZISC) Informatique quantique Mode d'adressage
Famille	Motorola 680x0 VAX x86 Architecture ARM Architecture MIPS PowerPC Architecture SPARC SuperH DEC Alpha IA-64 OpenRISC RISC-V Microblaze Little man computer IBM System/3x0 System/390 System z
Exécution	Pipeline Bulle Exécution dans le désordre Algorithme de Tomasulo Renommage de registres Prédiction de branchement Exécution spéculative File
Performance	Instructions par cycle (IPC) Instructions par seconde (IPS) Opérations en virgule flottante par seconde (FLOPS)

Types

Général	Central processing unit (CPU) Processeur graphique (GPU) General-purpose processing on graphics processing units (GPGPU) Processeur vectoriel Coprocesseur Application-specific integrated circuit (ASIC) System in package (SiP)
Par usage	Système embarqué Microprocesseur Multi-cœur Multiprocesseur Microcontrôleur Processeur softcore
On chip	Système sur une puce (SoC) Programmable (PSoC) Réseau sur une puce (NoC)
Accélération matérielle	Accelerated processing unit (APU) Puce d'accélération de réseaux de neurones (NPU) Processeur d'images (IPU) Processeur physique (PPU) Processeur de signal numérique (DSP) Tensor Processing Unit (TPU) Cryptoprocesseur sécurisé Processeur réseau (NPU) Processeur de bande de base (BP)

Microarchitecture

Parallélisme

Général	Pipelining Scalaire Superscalaire Tâche Thread Processus Multitâche Préemptif Parallélisme de donnée Processeur vectoriel Calcul distribué
Processus	Multithreading Hyperthreading Superthreading (en) Simultaneous multithreading (SMT) Symmetric multiprocessing (SMP) Asymmetric multiprocessing (AMP)
Taxonomie de Flynn	Single instruction on single data (SISD) Single instruction multiple data (SIMD) SWAR Single instruction multiple threads (SIMT) Multiple instructions single data (MISD) Multiple instructions on multiple data (MIMD)

Circuiterie et unité

Général	Circuit intégré Signaux mixtes Circuit booléen Interrupteur Électronique analogique Cœur Cache Processeur Algorithme Cohérence Bus
Exécution	Unité arithmétique et logique (ALU) Additionneur Multiplieur Unité de calcul en virgule flottante (FPU) Unité de gestion de mémoire (MMU) Translation lookaside buffer (TLB) Prédiction de branchement Contrôleur mémoire
Porte logique	Combinatoire Séquentielle Quantique
Registre	Registre de processeur Registre d'état Banc de registres Registre à décalage Registre tampon mémoire Registre d'adresse mémoire Compteur ordinal
Contrôle	Mémoire tampon Microprogrammation Image ROM Compteur
Chemin de données	Multiplexeur Décaleur